About the job
회로 설계
시장과 고객이 필요로 하는 메모리 반도체 제품을 설계화하고, 제품화하기 위한 업무를 수행
- 시스템 및 어플리케이션 이해를 기반으로 한 Architecture Design, Analog Circuit Design, Layout, Verification 등으로 구성
회로 설계
- 선행 회로 연구, 제품 양산 설계, 제품 불량 분석, 양산 제품 품질 개선, 수율 향상
- SI/PI 최적화 위한 On/Off Chip 설계 및 분석
- High-speed interface RX/TX/DCC 및 SerDes 회로 설계 및 System level에서 signal integrity 확보를 위한 Equalization 및 Training 설계 기술 개발
- Core Circuit설계, Cell 분포 관련 신뢰성 개선 및 Algorithm개발
- Ultra Low Power, Pump&Regulater, Bandwidth Buffer, LDO 설계 및 ICC analysis & reduction activity
배치 설계
- 회로 설계를 소자, 공정 기술에 기반한 설계 환경을 토대로 MASK Layer를 이용하여 평면과 입체적으로 DB 구성 및 검증하는 Physical Design 성능 향상 연구
- 단위 Block별 Layout 및 Full Chip Level Layout 최적화
회로검증
- 제품 Spec에 맞는 동작 검증 및 새로운 검증 Methodology 개발
- 개발 기간 단축 및 검증 완성도 향상을 위한 검증 효율 및 검증 Coverage 확대
Digital 설계
시장과 고객이 필요로 하는 메모리 반도체 제품을 설계화하고, 제품화하기 위한 업무를 수행
- 시스템 및 어플리케이션 이해를 기반으로 한 Architecture Design, Digital F/E, Digital B/E, RTL Design, Digital Verification, Implementation 등으로 구성
RTL Design
- Verilog / System Verilog 설계 및 검증
- STA timing 검증, Low Power design (clock gating, UPF)
Digital Verification
- UVM 기반의 검증 환경 구성 및 Testcase 개발
- Regression test 통한 coverage closure
Front-end & Back-end
- FE/BE 고려한 HPDF Partitioning
- Design Compiler Synthesis, STA
- Gate-level Netlist Simulation
- P&R and Post-STA, Post Layout Simulation
Solution 설계
세계 최고 수준 NAND Solution 제품의 핵심 기반 SoC 개발
- UFS, PCIe, CXL Controller SoC/IP Design & Verification
- Memory Interface, Host Interface IP 개발 (DDR/NAND/MPHY Architecture, Modeling)
NAND, DRAM Solution (UFS, PCIe, CXL) 제품의 Controller에 대한 RTL Design 및 Verification
SoC Controller 의 내부 IP/Sub-system RTL Design Verification을 위한 Test Bench, Test Case 개발
MPHY Digital 설계 및 검증 (PCS, PMA Digital)
Analog Mixed Mode Signal 설계 및 검증 (ADC, DAC, BGR, High BW OPAMP, Switched Cap Circuit), SerDes IP 설계
System Architecture
AI 시대를 위한 새로운 Architecture, SoC, 스토리지에 대한 미래 기술 연구
- Target 시스템 분석을 통한 메모리/스토리지의 차세대 Solution 연구
컴퓨터 시스템 아키텍처 분석과 차세대 아키텍처 설계
AI, 빅데이터, 클라우드 등 데이터 센터 워크로드 분석 및 메모리/스토리지의 요구사항 추출
AI 시스템 및 AI 가속기 아키텍처 및 관련 메모리/스토리지 솔루션 연구
차세대 메모리/스토리지 Solution Prototype 개발과 검증 (FPGA, ASIC)
글로벌 파트너와의 차세대 메모리/스토리지 관련 연구 협력
System Software
차세대 메모리/스토리지 Solution을 위한 시스템 SW 선행 개발 & 연구
- 메모리/스토리지 관점에서의 DC-scale/On-device AI SW 플랫폼 최적화 연구
오픈 소스 기반의 차세대 메모리/스토리지 솔루션 최적화 라이브러리 개발 (오픈 소스 프로젝트)
DC-scale/On-device AI SW 플랫폼의 평가/분석을 통한 시스템 최적화 연구
Domain Specific & Computing-offloaded 메모리/스토리지 Solution 선행 개발 & 연구
글로벌 파트너와의 차세대 메모리 서브시스템 공동 연구 & 개발
R&D 공정
Cost 및 기술 경쟁력을 모두 갖춘 신규 Tech 적기 개발을 위해 신규 공정 및 장비를 연구 및 개발
Photo공정
- DUV, EUV 등 Photo Process 개발 및 OPC (Optical Proximity Correction) 업무, HNA EUV 등 최신 기술 개발을 통한 Patterning 공정 기술 적기 개발
Etch공정
- 기술 한계 극복 및 양산성 있는 Etch 공정 개발을 위한 차세대 장비 장악력 확보 및 요소 기술 적기 개발
Diffusion공정
- 장비 효율 향상을 통한 원가 경쟁력 확보 및 요소 기술 적기 개발을 위한 CVD, ALD, Implantation 등 Diffusion 단위 공정 개발
ThinFilm공정
- ThinFilm 공정 기술 한계 극복 및 미래 기술 준비를 위한 절연막 증착 공정, 금속 또는 금속질화의 형성 등 전반적인 CVD/ PVD 공정 개발
C&C공정
- 개발에서부터 양산까지 일관되고 지속 가능한 C&C (CMP & Cleaning) 공정 개발
Wafer Bonding
- 차세대 Memory 제품 고도화를 위한 WF Bonding 기술 관련 공정 및 Hardware 기술 개발
PMA
- d-MTS 기반 공정 Flatness 및 불량 관리 등 공정 완성도 확보를 통한 제품 안정화
PKG 개발
차세대 PKG제품개발을 위한 설계/해석 및 기술개발 업무를 진행
Advanced Package 제품개발
- Package Platform (HBM, 2.5D, FOWLP 등) 개발 및 품질/신뢰성 확보
- Advanced Package 설계 및 특성 분석
Advanced Package 기술개발
- Advanced Package 요소기술(소재/공정/장비) 개발
소자
원가/기술 경쟁력을 갖는 Tech Platform 구축/관리 및 차세대 핵심 요소 기술의 적기 제공 업무
PI (Process Integration)
- Cell / Peri Scheme을 결정하고, 요소기술 도출 및 개발을 통해 Process Integration Baseline 구축
Device
- Scaling 한계 극복 및 Application 제품 요구에 부합하는 고성능, 고품질, 고신뢰성 Cell / Peri Transistor 특성 확보 및 적기 개발
FA
- 수율 향상과 품질 확보를 위한 불량 원인 분석 및 개선 인자 발굴
CA
- Chip & Characterization Analysis (Sensing Margin) 를 통한 수율/품질 확보 및 신뢰성을 검증하고 양산성 확보를 위한 Solution 제공
TCAD
- TCAD 및 AI Solution 개발 및 활용하여 소자/공정/장비 Simulation 및 관련 불량 메커니즘 Modeling 업무 수행
Modeling
- 반도체 소자 model 제공과 이를 기반으로 한 설계 simulation solution 개발
ESD
- 정전기 방전 현상에 대응하기 위한 보호 소자 개발 및 보호 회로 설계
LDR
- Layout Design Rule 의 검증/발행 및 Layout DB Integration 을 통한 반도체 제품의 효율 및 품질 향상
Reliability Solution
- 반도체 소자 신뢰성 특성 평가/분석을 통한 제품 성능 저하 위험성 분석 및 대응 수행
Revolutionary Memory
- 차세대 메모리 기술의 선제적 Pathfinding & Seeding 연구
Device and Package Integration
- DRAM 개발과 PKG 개발 사이의 업무 접점 Issue를 해결하며 PKG 신규 제품 개발 완성도 향상, 내/외부 인증 불량 억제 및 품질 강화를 위한 DRAM/PKG Process Integration 기술 개발 업무를 수행
Reference Image
Reference File
Who We're Looking For
지원자격
해외대학 박사(석박통합)과정 재학생
병역필 또는 면제자로서 해외 여행에 결격 사유가 없는 자
- 전문연구요원의 경우 병무청 및 각 학교 지침을 따릅니다. (입사 전 병역완료 必)
직무 별 우대 사항은 첨부 파일(J/D) 참고 부탁드립니다.
Recruiting Process
서류 전형
상시 모집 (필요 역량 확인 시, 개별적으로 전형 안내)
제출한 지원서를 바탕으로 학력 사항, 연구 분야, 전공 역량 등을 검토하여 모집 분야와의 연관성을 종합적으로 판단
- 지원서 또는 제출서류 상 허위 기재가 있거나 자기소개서 표절이 확인된 경우, 전형 단계에서의 불이익 및 입사 취소 가능
SKCT 전형
상시 진행
업무 관련 지적 능력, 상황 판단력, 가치관/태도를 복합적으로 측정하는 종합 역량 검사
- 자택에서 Online 환경 응시
- SKCT 6개월 내 1회 시험 원칙으로, 응시일 기준 6개월 내 SKCT 응시 이력이 있는 경우 앞선 SKCT 점수로 대체
면접 전형
상시 진행
지원자의 가치관, 성격, 보유 역량 수준 등을 지원자와의 진솔한 대화를 통해 종합적으로 검증
- Online 면접으로 진행하며, 본인 연구 주제에 PT 발표 진행 (면접 환경은 면접마다 상이할 수 있음)
Please Read Before Applying
기타사항
취업보호대상자 및 장애인은 관련 법령에 의거하여 우대
직무에 대한 상세 안내는 SK하이닉스 채용 사이트 (https://recruit.skhynix.com) or SK하이닉스 뉴스룸(https://news.skhynix.co.kr)을 확인 부탁드립니다.
지원 혜택
연간 3,600만원 상당 학비 보조금 지급 (수혜 기간 2배 의무 근무)
연구 분야 Fitness 고려한 부서 배치
SCI 저널 1저자 기준 우수 논문 포상
Q&A 문의
Global 박사 장학생 채용과 관련된 문의는 공고별 Q&A 문의로 부탁 드립니다. (임시저장 후 등록 가능)
- ※ 사이트 하단 1:1 문의 이용은 박사 장학생 채용 외 SK하이닉스 기타 채용과 관련된 문의에 한해 등록 바랍니다.
근무지 안내
대부분의 직무 분야 및 Position은 주로 이천 본사 등 한국 내 사업장에 배치될 예정이나, 산호세 SK하이닉스 미주법인 등 미국 내 사업장에도 직무/Position에 따라 배치 예정
(상시채용) 24년 Global 박사 장학생 모집
지원 기간
July 01, 2024(Mon)~July 31, 2024(Wed)
마감 시간
23:59
회사
SK hynix
직무
Tech R&D - 회로 설계
Tech R&D - Digital 설계
Tech R&D - Solution 설계
Tech R&D - System Architecture
Tech R&D - System Software
Tech R&D - R&D 공정
Tech R&D - PKG 개발
Tech R&D - 소자
구분
New
지역
Gyeonggi/Incheon - 이천/분당/청주
유형
Permanent